嵌入式設備多工作于實時環(huán)境，所以需要時鐘系統(tǒng)用以記錄事件發(fā)生的時刻，并及時將采集的數(shù)據(jù)和事件發(fā)生時問通知上位機，以便于及時采取相應應急措施，所以時鐘芯片對嵌入式設備是必不可少的。本文分析了串行時鐘芯片DS1302與數(shù)字信號處理器的硬件接口，并介紹了TMS320F2812通過模擬時序的方法實現(xiàn)對DS1302的讀寫，該方法可應用于其它串行器件與DSP的接口程序設計中。

1.DS1302介紹

DS1302是一種高性能低功耗，帶RAM的串行實時鐘芯片。具有接El線數(shù)少、體積小、有掉電保護功能、結果緊湊等優(yōu)點。由于接口簡單操作方便所以容易與微控制、DSP接El，還可以存儲一些重要參數(shù)。

1.1主要功能介紹

1)實時時鐘，可對秒、分、時、日、月一級帶潤年補償?shù)哪赀M行計數(shù);2)內部有高速數(shù)據(jù)RAM3lx8;3)最少引腳數(shù)的串行I/O(3線接口)：4)寬電壓工作范圍2.5—5.5V;5)可用于時鐘或RAM數(shù)據(jù)讀寫的單字節(jié)或多字節(jié)數(shù)據(jù)傳送;6)TIL兼容;7)可選的慢速充電能力，具有主電源和箭份電源的雙電源引腳，備份電源引腳可用作電池或超容量的電容的輸入端，附加有高速暫存存儲器。

1.2內部功能框圖

DS1302的內部功能框圖如圖1所示：

圖1 DS1302內部功能框圖

1.3引腳功能

DSI302的SO1C封裝引腳排列如圖2所示。引腳功能如下：Xl，X2引腳接32.768KHz晶振;GEN地;I/O數(shù)據(jù)輸入輸出;RST復位;SCLK串行時鐘輸入引腳;Vccl，vCC2電源引腳。

圖2 DS1302引腳排列

對DS1302的每次操作必須以命令字節(jié)開始，命令字節(jié)結果如表1所示。位7必須是邏輯1，若該位是0，則禁止操作DSI302，位6為0時選擇實時時鐘/日歷數(shù)據(jù)，位6為1時選擇RAM數(shù)據(jù)，位5—1選擇操作的寄存器，位0為1時進行讀操作，為0時進行寫操作。

2.DSI302與F2812的接線

2.1硬件連線

DS1302與F2812的硬件連線如圖3所示。

圖3 F2812與DS1302的接線圖

由于F2812為3.3V器件，為了接口電平的匹配DS1302的供電電壓也必須為3.3V。所以DS1302的VCC2接3.3V，VCC1接3V電池。這樣需要開啟DS1302的慢速充電功能在開機時可對電池進行充電。

2.2軟件讀寫是序

寫保護寄存器的位7是寫保護位。開始7位(位0—6)置為零。在對時鐘或RAM進行寫操作之前，位7必須為零。當它為高電平時，寫保護位防止對任何其它寄存器進行寫操作。

通過把RESET引腳驅動至高電平來啟動的數(shù)據(jù)傳送。數(shù)據(jù)輸入時，在時鐘的上升沿數(shù)據(jù)必須有效，而數(shù)據(jù)位在時鐘的下降沿輸出。如果RST輸入為低電平，那么所有的數(shù)據(jù)傳送中止且I/O引腳變?yōu)楦咦杩範顟B(tài)。上電時，在VCC≥2.5伏之前，RST必須為邏輯0。此外，當把RST驅動至邏輯1的狀態(tài)時，SCLK必須為邏輯0。輸入讀命令字節(jié)8個時鐘周期之后，在后面8個時鐘周期的下降沿數(shù)據(jù)被送出，第一個數(shù)據(jù)位被送出發(fā)生在寫命令字節(jié)最后一位的第一個下降沿;輸入寫命令字節(jié)8個時鐘周期之后，在后面8個時鐘周期的上升沿輸入數(shù)據(jù)，若有額外的周期DS1302不予理睬。時序圖如圖4所示。

圖4 DS1302的時序圖

3.TMS320F2812引腳的設置

由于使用的是模擬時序的方法讀寫DSI302，所以TMS320F2812的相應引腳要設置成通用數(shù)字I/O方式，在這種方式下TMS320F2812提供了寄存器GPxSET(x代表某個I/O口)來設置每個I/O引腳信號，用GPxCLEAR寄存器來清除每個I/O信號。通過GPxDAT寄存器讀寫每個I/O引腳信號。GPxMUX寄存器為外設和I/O引腳設置寄存器。當把相應位設置為1時為外設引腳。設置為0時為I/O引腳。在下面的讀寫示例中引腳設置如下：

結束語

本文總結了串行時鐘芯片DS1302與DSP的接口設計，總而言之串行時鐘片DS1302價格低，體積小，采用3線接口，在嵌入式系統(tǒng)巾使用靈活方便，是一種比較好的實時鐘解決方案。
QQ：709211280